第764章 我知道该怎么做

不同等级与规格的芯片从设计到封装、测试阶段，都有着不同的要求，使用场景也有较大不同。总的来看，规格越高的芯片，芯片冗余性设计越多，封装越严密，测试过程也越复杂严格，研发难度和成本自然越高。

但是这些问题在强大的价值系统面前都不值一提，王昱只需要小小的按几个按钮就可以解决了。

“那医疗设备那边呢，你跟韩家人说过了吗，你现在不是在京城吗，明天不去跟他们说说吗？”

王昱说道：“这个简单，我到时候在魔都去韩小姐的公司就行了，他那边也有设备！”

王昱之前也不是没有想过要去韩家走一趟，但是如果去的话，必定要打扰这个对方，不太好，说好了不惊动对方那就不要惊动对方。

从广义上讲，抗辐射加固设计包括材料设计、系统设计、结构设计、电路设计、器件设计、封装设计、软件设计等。从狭义上讲，一般是指采用电路设计和版图设计减轻电离辐射破坏的方法。

工艺加固是用特殊的工艺进行抗辐射加固的技术。工艺步骤可以是制造商或军方专有的，也可以是以加固为目的将特殊的工艺步骤加入到标准制造商的晶圆制造工艺中去。抗辐射加固工艺技术具有高度的专业化属性和很高的复杂性。

从系统、结构、电路、器件级的设计技术方面进行抗辐射加固设计可以采用以下方式进行抗辐射加固设计：

一是采用多级别冗余的方法减轻辐射破坏，这些级别分为元件级、板级、系统级和飞行器级；

二是采用冗余或加倍结构元件（如三模块冗余）的逻辑电路设计方法，即投票电路根据最少两位的投票确定输出逻辑；

王昱说着说着，手已经不听使唤的来打了李西妍的大腿上。

李西妍看着王昱的手不断地往上移动，马上就要到大腿根了，她也不躲闪，朝王昱的脸看了看，意思就是问他往哪摸呢。

三是采用电路设计和版图设计以减轻电离辐射破坏的方法。即采用隔离、补偿或校正、去耦等电路技术，以及掺杂阱和隔离槽芯片布局设计；

四是加入误差检测和校正电路，或者自修复和自重构功能；

五是采用电路设计和版图设计以减轻电离辐射破坏的方法。即采用隔离、补偿或校正、去耦等电路技术，以及掺杂阱和隔离槽芯片布局设计。

此外，使用加固模拟／混合信号IP技术和SIGE加固设计技术也是提升芯片抗辐射能力的有效途径。

抗辐射芯片加固专用工艺越来越多地与加固设计结合使用。因为抗辐射加固工艺技术具有非常高的专业化属性和高复杂性，因此只有少数几个厂家能够掌握该项技术。